PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2003-060165

(43)Date of publication of application: 28.02.2003

(51)Int.CI.

H01L 27/105 611C 11/14 G11C 11/15 H01L 43/08

(21)Application number: 2001-241132

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

08.08.2001


(72)Inventor: HOSOYA KEIJI

(54) SEMICONDUCTOR MEMORY DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To suppress variations in resistance of a reference cell.

SOLUTION: A semiconductor device comprises a memory cell 10 having a first TMR element 13, and the reference cell 30 having at least one or more of second TMR element 31a for storing first data and a third TMR element 32a for storing second data.



LEGAL STATUS

[Date of request for examination]

08.02.2005

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出屬公開番号 特開2003-60165 (P2003-60165A)

(43)公開日 平成15年2月28日(2003.2.28)

(51) Int.CL ⁷	識別記号	ΡI		テーマコード(参考)
H01L	27/105	G11C	11/14	A 5F083
G11C	11/14		11/15	
	11/15	H01L	43/08	z ·
H01L	43/08		27/10	447

審査請求 未請求 請求項の数10 OL (全 12 頁)


(21)出願番号	特膜2001-241132(P2001-241132)	(71)出題人 000003078
		株式会社東芝
(22)出顧日	平成13年8月8日(2001.8.8)	東京都港区芝浦一丁目1番1号
		(72)発明者 細谷 啓司
		神奈川県横浜市磯子区新杉田町8番地 株
		式会社東芝横浜事業所内
		(74)代理人 100058479
		弁理士 鈴江 武彦 (外6名)
		Fターム(参考) 5F083 FZ10 GA09 GA11 GA21 GA24
		GA27 GA30 JA60 LA01 LA02
		LAD4 LAO5 LA10 MA06 MA16
		MA19

(54) 【発明の名称】 半導体記憶装置

(57)【要約】

【課題】 リファレンスセル部の抵抗値のばらつきを抑 制する。

【解決手段】 半導体装置は、第1のTMR素子13を 有するメモリセル部10と、第1のデータを記憶する第 2のTMR素子31aと第2のデータを記憶する第3の TMR素子32aとをそれぞれ少なくとも1つ以上有す るリファレンスセル部30とを具備する。



【特許請求の範囲】

【請求項1】 抵抗変化によって2値のデータを記憶す る抵抗素子を備えた半導体記憶装置であって、

第1の抵抗素子を有するメモリセル部と、

第1のデータを記憶する第2の抵抗素子と、第2のデー タを記憶する第3の抵抗素子とをそれぞれ少なくとも1 つ以上有するリファレンスセル部とを具備することを特 徴とする半導体記憶装置。

【請求項2】 前記第2の抵抗素子の抵抗値をR。、前 記第3の抵抗素子の抵抗値をR」とした場合、前記リフ 10 y) セルが提案されている。このMRAMは、不揮発 ァレンスセル部の抵抗素子の全体の抵抗値R,は(R。 +R1)/2であることを特徴とする請求項1記載の半 導体記憶装置。

【請求項3】 前記第1、第2、第3の抵抗素子と対に なってトランジスタ又は整流素子がそれぞれ配置される ことを特徴とする請求項1又は2記載の半導体記憶装

【請求項4】 前記第2、第3の抵抗素子は直列に接続 されることを特徴とする請求項1又は2記載の半導体記

【請求項5】 複数の第1の配線と、

前記第1の配線と直交する方向に配置された複数の第2 の配線とをさらに具備し、

前記第1、第2の配線の各交点に前記第1、第2、第3 の抵抗素子がそれぞれ配置されることを特徴とする請求 項1又は2記載の半導体記憶装置。

【請求項6】 前記第1、第2、第3の抵抗素子の面積 は、同じであることを特徴とする請求項1又は2記載の 半導体記憶装置。

【請求項7】 前記リファレンスセル部において前記第 30 2及び第3の抵抗索子がそれぞれ1つずつ存在する場 合、前記第2及び第3の抵抗素子の面積は前記第1の抵 抗素子の面積の2倍であることを特徴とする請求項1又 は2記載の半導体記憶装置。

【請求項8】 前記メモリセル部の前記第1の抵抗素子 と前記リファレンスセル部の前記第2及び第3の抵抗素 子とは、同じパターンで配置されることを特徴とする請 求項1又は2記載の半導体記憶装置。

【請求項9】 前記第1、第2、第3の抵抗素子は、磁 気抵抗効果素子又は相変化素子であることを特徴とする 40 請求項1又は2記載の半導体記憶装置。

【請求項10】 前記第1、第2、第3の抵抗素子は、 第1の磁性層と第2の磁性層と非磁性層との少なくとも 3層で構成され、

前記第2の抵抗素子は前記第1の磁性層と前記第2の磁 性層との磁化の方向が互いに反平行であり、前記第3の 抵抗素子は前記第1の磁性層と前記第2の磁性層との磁 化の方向が互いに平行であることを特徴とする請求項1 又は2記載の半導体記憶装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体記憶装置に 係わり、特にトンネル磁気抵抗効果(TMR: Tunnelin q Magneto Resistive) 素子を記憶素子として用いた磁 気記憶装置(MRAM:Magnetic Random Access Memor y) に関する。

[0002]

【従来の技術】近年、情報記憶素子として、磁気抵抗効 果を利用したMRAM (Magnetic Random Access Memor 性、髙集積性、髙信頼性、髙速動作を兼ね備えたメモリ デバイスへ発展し、ポテンシャルを抱くデバイスとし て、近年急激に期待が高まっている。

【0003】磁気抵抗効果素子には、主に、GMR(Gi ant Magneto Resistive) 素子とTMR (Tunneling Mag neto Resistive) 素子とが知られている。GMR素子 は、2つの強磁性層とこれら強磁性層に挟まれた導体と からなり、この導体の抵抗が上下の強磁性層の磁化の向 きにより変化する。しかし、GMR素子のMR(Magnet o Resistive) 比は10%以下と低いため、読み出しマ ージンを確保することが困難である。このため、GMR 素子は特殊な用途に限定され、広く普及するには至って いない。一方、TMR素子は、2つの強磁性層とこれら 強磁性層で挟まれた絶縁体とからなり、この絶縁体のト ンネル抵抗が上下の強磁性層の磁化の向きによって変化 する。このTMR素子では、現在50%程度のMR比を 確保することが可能となってきている。このため、ここ 数年、応用デバイスを目指した研究対象は、GMR素子 よりもTMR素子の方が主流となってきている。

【0004】そこで、MRAMメモリセルでは、TMR 素子をメモリ素子やリファレンス素子として用いる。そ して、データの読み出し時に、メモリ素子の抵抗値とリ ファレンス素子の抵抗値とを比較し、"1"、"0"デ ータの判定が行われる。

[0005]

【発明が解決しようとする課題】しかしながら、上記従 来技術では、リファレンス素子の抵抗値のばらつきによ って"1"、"0"データの抵抗変化が少なくなるとい う問題があった。従って、リファレンス素子の抵抗値の ばらつきを抑制しなければならなかった。

【0006】本発明は上記課題を解決するためになされ たものであり、その目的とするところは、リファレンス セル部の抵抗値のはらつきを抑制することが可能な半導 体記憶装置を提供することにある。

[0007]

【課題を解決するための手段】本発明は、前記目的を達 成するために以下に示す手段を用いている。

【0008】本発明に係わる半導体記憶装置は、抵抗変 化によって2値のデータを記憶する抵抗素子を備えた半 50 導体記憶装置であって、第1の抵抗素子を有するメモリ

セル部と、第1のデータを記憶する第2の抵抗素子と、 第2のデータを記憶する第3の抵抗索子とをそれぞれ少 なくとも1つ以上有するリファレンスセル部とを具備し ている。

[0009]

【発明の実施の形態】本発明は、トンネル磁気抵抗効果 (TMR: Tunneling Magneto Resistive) 素子を記憶 素子として用いた磁気記憶装置(MRAM:Magnetic R andom AccessMemory) に関するものである。このMRA Mは、TMR素子を備えたメモリセルをマトリクス状に 10 複数個配置したメモリセルアレイ構造となっており、と のメモリセルアレイの周辺にデコーダやセンス回路等の 周辺回路部を設け、任意のメモリセルにアクセスすると とによって、情報の書き込み・読み出し行うものであ

【0010】本発明の実施の形態を以下に図面を参照し て説明する。この説明に際し、全図にわたり、共通する 部分には共通する参照符号を付す。

【0011】[第1の実施形態]第1の実施形態は、1 ジスタで構成され、リファレンスセル部が(1TMR素 子+1MOSトランジスタ)×4で構成される例であ る。なお、リファレンスセル部とは、1ビットのメモリ セルと同時に選択され、データの読み出し時にメモリセ ルと比較されるセルのことをいう。

【0012】図1は、本発明の第1の実施形態に係る半 導体記憶装置の回路図を示す。図1に示すように、第1 の実施形態に係る半導体記憶装置において、1ビット当 たりのメモリセル部10は、TMR素子13とMOSト MR素子13に書き込まれた情報を判定するリファレン スセル部30は、TMR素子とMOSトランジスタとの ペアを4組備える。つまり、リファレンスセル部30 は、"0"データを保持する第1のTMR素子31aと MOSトランジスタ33aとからなる第1のペアと、

"1"データを保持する第2のTMR素子32aとMO Sトランジスタ34aとからなる第2のペアと、"0" データを保持する第3のTMR素子31bとMOSトラ ンジスタ33bとからなる第3のペアと、"1"データ タ34bとからなる第4のペアとを有する。

【0013】 このような半導体記憶装置では、ビット線 11と書き込みワード線12とが互いに直交するように マトリクス状に複数個配置され、ビット線11と書き込 みワード線12との各々の交点付近にTMR素子13、 31a、31b、32a、32bがそれぞれ配置されて いる。そして、メモリセル部10とこのメモリセル部1 0と対になるリファレンスセル部30とは同一の書き込 み・読み出しワード線12、22を用いる。つまり、メ モリセル部10及びリファレンスセル部30におけるT 50 O,_, (R;希土類、X; Ca, Ba, Sr) などの酸

MR素子13、31a、31b、32a、32bは、同 一の書き込みワード線12の上方に配置される。また、 メモリセル部10及びリファレンスセル部30における MOSトランジスタ20、33a、33b、34a、3 4 bは、同一の読み出しワード線22に電気的に接続さ れる。

【0014】図2は、第1の実施形態に係る半導体記憶 装置の概略的な平面図を示す。図3は、図2のIII-III 線に沿ったメモリセル部における半導体記憶装置の断面 図を示す。

【0015】図2に示すように、リファレンスセル部3 0のTMR素子31a、31b、32a、32bのビッ ト線11に接する面積S。は、メモリセル部10のTM R素子13のビット線11に接する面積S2と同じであ

【0016】図3に示すように、第1の実施形態に係る メモリセル部10は、ビット線11と書き込みワード線 12との各々の交点付近にTMR素子13が配置されて いる。とのTMR素子13は、上部電極(表示せず)を ピットのメモリセル部が1TMR素子+1MOSトラン 20 介してビット線11に接続され、下部電極14、第1、 第2の配線層18、16、第1、第2、第3のコンタク ト層19、17、15を介してMOSトランジスタ20 のソース/ドレイン拡散層21に接続されている。この MOSトランジスタ20はTMR素子13にアクセスす るための読み出し用スイッチング素子であり、このMO Sトランジスタ20のゲート電極は読み出しワード線2 2になっている。

【0017】CCで、TMR素子13は、下部電極14 に接続する強磁性層の磁気記録層26と、上部電極を介 ランジスタ20とを備える。とのメモリセル部10のT 30 してビット線11に接続する強磁性層の磁化固着層27 と、これら磁気記録層26と磁化固着層27とに挟まれ た非磁性層のトンネル接合層28とで構成される。

【0018】尚、TMR素子13は、上述する1重トン ネル接合構造に限定されず、以下に示す2重トンネル接 合構造でもよい。つまり、第1の磁化固着層上に第1の トンネル接合層が配置され、この第1のトンネル接合層 上に磁気記録層が配置される。この磁気記録層上に第2 のトンネル接合層が配置され、この第2のトンネル接合 層上に第2の磁化固着層が配置される。この2重トンネ を保持する第4のTMR素子32bとMOSトランジス 40 ル接合構造のTMR素子13の場合、1重トンネル接合 構造のTMR素子13と比較して、同じ外部バイアスを 印加したときのMR (Magneto Resistive) 比の劣化が 少なく、より高いバイアスで動作できる。

> 【0019】上記1重トンネル接合構造又は2重トンネ ル接合構造のTMR素子13は、例えば、以下の材料を 用いて形成される。

> 【0020】磁化固着層27及び磁気記録層26の材料 には、例えば、Fe, Co, Ni又はそれらの合金、ス ピン分極率の大きいマグネタイト、CrOz,RXMn

化物の他、NiMnSb、PtMnSbなどのホイスラ 一合金などを用いることが好ましい。また、これら磁性 体には、強磁性を失わないかぎり、Ag, Cu, Au, Al, Mg, Si, Bi, Ta, B, C, O, N, P d, Pt, Zr, Ir, W, Mo, Nbなどの非磁性元 累が多少含まれていてもよい。

【0021】トンネル接合層28の材料には、A1,O , SiO, MgO, AlN, Bi, O, Mg F, , CaF, , SrTiO, , AllaO, 等の誘電 体を使用してもよい。これらの誘電体には、酸素、窒 素、フッ素欠損が存在していてもよい。

【0022】図4は、第1の実施形態に係るメモリセル 部及びリファレンスセル部の概略的な回路図を示す。 尚、図4では、TMR素子と対になって配置されるMO Sトランジスタは省略する。

【0023】図4に示すように、第1の実施形態に係る リファレンスセル部30では、"0"データを保持する 第1のTMR素子31aと、"1"データを保持する第 2のTMR素子32aとが、MOSトランジスタ(図示 せず)を介して直列に接続される。同様に、"0"デー 20 タを保持する第3のTMR素子31bと、"1"データ を保持する第4のTMR素子32bとが、MOSトラン ジスタ(図示せず)を介して直列に接続される。そし て、直列接続された第1及び第2のTMR素子31a、 32aと、直列接続された第3及び第4のTMR素子3 1 b、32 bとは、並列に接続される。

【0024】 ここで、"0" データを保持する第1、第 3のTMR素子31a、31bは、磁化固着層27と磁 気記録層26との磁化の方向が互いに反平行になってい る。一方、"1"データを保持する第2、第4のTMR 30 素子32a、32bは、磁化固着層27と磁気記録層2 6との磁化の方向が互いに平行になっている。

【0025】また、第1乃至第4のTMR素子31a、 32a、31b、32bの全体の抵抗値をR,、"0"*

> (1本の書き込み配線による発生磁場) < (セル書き込み磁場の閾値) < (2 本の書き込み配線による合成磁場)…(2)

一方、読み出し動作時においては、選択されたメモリセ ル部10に対応するビット線11と読み出しワード線2 2が各々選択され、選択ビット線11~TMR素子13 ~下部電極14~第3のコンタクト15~第2の配線層 40 16~第2のコンタクト17~第1の配線層18~第1 のコンタクト19~MOSトランジスタ20へと電流が 流される。そして、ビット線11の外側に比較回路25 等により、この電流値からTMR素子13の抵抗値を読 みとって、"1"、"0"データの判定が行われる。と の際、リファレンスセル部30の抵抗値R、を基準とし て、選択されたメモリセル部10のTMR素子13に流 れる電流値又は電圧値が比較回路25で判断される。

【0030】上述するようなMRAMでは、一般的に、

* データを保持する第1、第3のTMR素子31a、31 bの抵抗値をR。、"1"データを保持する第2、第4 のTMR素子32a、32bの抵抗値をR」とすると、 このリファレンスセル部30の全体の抵抗R,は、式 (1)の関係を満たす。

 $[0026]R_r = (R_o + R_1)/2\cdots(1)$ このようにして、リファレンスセル部30では、"0" データを保持する第 1 、第 3 の T M R 素子 3 1 a 、 3 1 bの抵抗R。と、"1"データを保持する第2、第4の TMR素子32a、32bの抵抗R」との中間値となる 抵抗R, が作り出され、この抵抗R, が"1"、"0" 判定の基準値とされる。

【0027】次に、第1の実施形態に係るMRAMメモ リセルを用いた場合の情報の書き込み・読み出し動作に ついて簡単に説明する。

【0028】まず、書き込み動作時においては、選択ロ ウ23及び選択カラム24によって選択されたビット線 11及び選択された書き込みワード線12に書き込み電 流が流れ、各々の選択配線11、12の周囲に電流磁界 が発生する。その結果、2本の選択配線11、12の交 点付近に位置するTMR素子13にのみ、2本の選択配 線11、12による電流磁界の合成磁界が印加される。 ここで、磁化固着層27の磁化の向きは通常一方向に固 定される。磁気記録層26は一軸異方性を有し、との磁 気記録層26は磁化固着層27と同じ磁化方向を向くよ うに形成される。そして、磁気記録層26の磁化の向き が、磁化固着層27の磁化の向きと同じ方向に向いたと きは"1"データが書き込まれ、反対方向に向いたとき は"0"データが書き込まれる。この磁気記録層26の 磁化の向きを反転させるために、以下の式(2)のよう な関係を有する閾値を設定する。これによって、選択し た1ビットのTMR素子13にのみ"1"、"0"デー タを書き込むことができる。 [0029]

[0031]

 $MR比>2\times (\Delta R_m + \Delta R_r) \cdots (3)$ 例えば、抵抗ばらつき ΔR_m 、 ΔR_s がそれぞれ21% であった場合、84%を超えるMR比が要求される。し かし、現状のTMR素子13のMR比は50%程度が限 度であるため、抵抗ばらつき ΔR_{m} 、 ΔR_{n} をそれぞれ 抑制する必要がある。ととで、TMR素子13の微細化 が要求されるメモリセル部10では、抵抗ばらつき△R 。を抑制することは困難である。従って、第1の実施形 態のように、リファレンスセル部30の抵抗ばらつき△

スセル部30の抵抗ばらつきをAR,とした場合、TM R素子13のMR比と抵抗ばらつき ΔR_m 、 ΔR_r と

は、式(3)の関係を満たすことが要求される。

メモリセル部10の抵抗ばらつきをΔR。、リファレン 50 R,を抑制することが必要となってくる。

【0032】 このような現状の下、第1の実施形態におけるリファレンスセル部30では、"0"データを保持する第1、第3のTMR素子31a、31bと、"1"データを保持する第2、第4のTMR素子32a、32bとからなる2種類のTMR素子を設ける。これにより、各TMR素子31a、31b、32a、32bの抵抗値にばらつきが生じても、リファレンスセル部30の抵抗値はこれらTMR素子31a、31b、32a、32bの平均的な抵抗値となるため、リファレンスセル部30の抵抗ばらつき△R、を抑制できる。その結果、図 105に示すように、MR比を例えば45%以下に保ちつつ、リファレンスセル部30の抵抗ばらつき△R、を例えば8%以内に抑えることも可能である。

【0033】尚、本発明は、リファレンスセル部30の抵抗ばらつき AR, が8%以上であっても、メモリセル部10の抵抗ばらつき AR。の抑制やMR比の高い材料の開発等により、読み出しマージンの向上を図ることは十分可能である。

【0034】上記第1の実施形態によれば、リファレンスセル部30は、"0"データを保持する第1、第3の 20 TMR素子31a、31bと、"1"データを保持する第2、第4のTMR素子32a、32bとからなる2種類のTMR素子を有する。つまり、リファレンスセル部30の抵抗値R,はTMR素子31a、31b、32a、32bの抵抗値の平均値をとることになる。従って、リファレンスセル部30の全体の抵抗値R,のばらつきを抑制できるため、読み出しマージンを広く確保することが可能となる。

【0035】また、1 ビット当たりのメモリセル部10は、1 TMR素子+1 MOSトランジスタで構成される。このため、2 つのTMR素子13を有する従来のメモリセル部10に比べて、メモリセル部10の専有面積を減少できる。従って、チップ面積の縮小が可能である。

【0036】また、メモリセル部10とリファレンスセ ル部30におけるTMR素子13、31a、31b、3 2a、32bの面積S₁、S₂を同じ面積にして、メモ リセル部10とリファレンスセル部30を同じパターン 配置で形成する。これにより、第1に、メモリセル部1 0及びリファレンスセル部30を同時に容易に形成でき 40 る。第2に、プロセスに起因したTMR素子13、31 a、31b、32a、32bの抵抗値のばらつきやMR 比のばらつきを抑制できる。第3亿、リファレンスセル 部30の配置の自由度が高く、配線接続を変更するのみ でリファレンスセル部30の素子数を容易に変えること ができるため、メモリセル部10及びリファレンスセル 部30の設計が容易となる。第4に、メモリセル部10 をリソグラフィでパターニングする際、リファレンスセ ル部30がパターンの疎密を抑制するダミーセルの役割 を果たすため、パターン崩れを抑制することができる。

8

【0037】また、リファレンスセル部30の各TMR素子31a、31b、32a、32bは、ビット線11と書き込みワード線12との交点にそれぞれ配置されている。このため、リファレンスセル部30の各TMR素子31a、31b、32a、32bに情報を書き込むとができる。従って、リファレンスセル部30に、メモリセル部10の記録状態に対して最適な状態となるように、再度書き込みを行うことが可能である。このため、読み出しマージンをさらに高めることができる。

【0038】尚、リファレンスセル部30は、式(1)の関係を満たすのであれば、"0"データを保持するTMR素子と"1"データを保持するTMR素子とのペアの個数を増やしてもよい。例えば、図6に示すように、"0"データを保持するTMR素子31を8個、"1"データを保持するTMR素子32を8個配置してもよい。このように、"0"データを保持するTMR素子31と"1"データを保持するTMR素子31と"1"データを保持するTMR素子31と"1"データを保持するTMR素子32とのペアを複数個組み合わせることによって、リファレンスセル部30全体としては、各々のTMR素子31、32における抵抗値のばらつきやMR比のばらつきの影響を受け難くなり、読み出しマージンをさらに高めることができる。

【0039】また、TMR素子の代わりに相変化素子を用いてもよい。相変化素子を記憶素子として用いた相変化メモリは、Ge-Sb-Te系の相変化膜の比抵抗がアモルファス状態と結晶状態とで異なることを利用して"1"、"0"データを記憶する。一方、相変化膜と直列につないだ抵抗素子にパルス電流を流し、相変化膜に熱を加えることで"1"、"0"データを書き換える。30 このような相変化素子を用いた場合も、上記第1の実施形態と同様の効果を得ることができる。

【0040】[第2の実施形態]第2の実施形態は、1 ビットのメモリセル部が1TMR素子+1ダイオードで 構成され、リファレンスセル部が(1TMR素子+1ダ イオード)×4で構成される例である。この第2の実施 形態では、上記第1の実施形態と同様の構造については 説明を省略し、異なる構造についてのみ説明する。

【0041】図7は、本発明の第2の実施形態に係る半導体記憶装置の回路図を示す。図7に示すように、第2 の実施形態に係る半導体記憶装置において、1ビット当たりのメモリセル部10は、TMR素子13とダイオード41とを備える。このメモリセル部10のTMR素子13に書き込まれた情報を判定するリファレンスセル部30は、TMR素子とダイオードとのペアを4組備える。つまり、リファレンスセル部30は、"0"データを保持する第1のTMR素子31aとダイオード42aとからなる第1のペアと、"1"データを保持する第2のTMR素子32aとダイオード43aとからなる第2のペアと、"0"データを保持する第3のTMR素子31bとダイオード42bとからなる第3のペアと、

"1"データを保持する第4のTMR素子32bとダイオード43bとからなる第4のペアとを有する。ここで、ダイオード41、42a、42b、43a、43bは、例えばPN接合ダイオードやショットキーダイオードのように整流素子であれば何でもよい。

【0042】このような半導体記憶装置では、ビット線 11とワード線44とが互いに直交するようにマトリクス状に複数個配置され、ビット線11とワード線44との各々の交点付近にTMR素子13、31a、31b、32a、32bがそれぞれ配置されている。そして、メ 10モリセル部10とこのメモリセル部10と対になるリファレンスセル部30とは同一のワード線44を用いる。つまり、メモリセル部10おけるダイオード41と、リファレンスセル部30における"0"データを保持するTMR素子31a、31bと対になるダイオード42a、42bとは、同一のワード線44に接続される。

【0043】図8は、第2の実施形態に係るメモリセル部における半導体記憶装置の断面図を示す。図8に示すように、第2の実施形態に係るメモリセル部10は、ビット線11とワード線44との間にTMR素子13とス 20イッチング素子であるダイオード41が配置されている。つまり、このTMR素子13の磁化固着層27はビット線11に接続され、磁気記録層26はダイオード41に接続される。そして、ダイオード41はワード線44に接続される。

【0044】このような構造では、磁気記録層26に情報を書き込むための書き込み配線と情報を読み出すための読み出し配線はいずれも共通であり、ワード線44とビット線11の2本の配線のみで情報の書き込み・読み出し動作が行われる。この際、ダイオード41の整流性 30を活用して選択セルのみに情報の書き込み・読み出しができるように、ワード線44とビット線11の印加バイアスをそれぞれ制御する必要がある。

【0045】尚、第2の実施形態では、第1の実施形態と同様に、"0"データを保持するTMR素子31a、31bと、"1"データを保持するTMR素子32a、32bとを複数個組み合わせることにより、式(1)の関係を満たすリファレンスセル部30の抵抗R,を作り出すことができる。また、第1の実施形態と同様に、リファレンスセル部30のTMR素子31a、31b、3402a、32bのビット線11に接する面積S。は、メモリセル部10のTMR素子13のビット線11に接する面積S。と同じである。

【0046】上記第2の実施形態によれば、第1の実施 形態と同様の効果を得ることができる。

【0047】さらに、スイッチング素子としてダイオード41を用いているため、上記第1の実施形態よりも1 ピット当たりのセル面積をさらに縮小できる。

【0048】[第3の実施形態]第3の実施形態は、第 2の実施形態のダイオードを用いない構造の例である。 との第3の実施形態では、上記第1の実施形態と同様の 構造については説明を省略し、異なる構造についてのみ 説明する。

10

【0049】図9は、本発明の第3の実施形態に係る半導体記憶装置の回路図を示す。図9に示すように、第3の実施形態に係る半導体記憶装置において、1ビット当たりのメモリセル部10は、TMR素子13のみを備える。このメモリセル部10のTMR素子13に書き込まれた情報を判定するリファレンスセル部30は、TMR素子を4組備える。つまり、リファレンスセル部30は、"0"データを保持する第1のTMR素子31aと、"1"データを保持する第2のTMR素子32aと、"0"データを保持する第3のTMR素子31bと、"1"データを保持する第4のTMR素子32bとを有する。

【0050】このような半導体記憶装置では、ビット線11と書き込みワード線12とが互いに直交するようにマトリクス状に複数個配置され、ビット線11と書き込みワード線12との各々の交点付近にTMR素子13、31a、31b、32a、32bがそれぞれ配置されている。そして、メモリセル部10とこのメモリセル部10と対になるリファレンスセル部30とは同一の書き込みワード線12を用いる。つまり、メモリセル部10おけるTMR素子13と、リファレンスセル部30における"0"データを保持するTMR素子31a、31bとは、同一の書き込みワード線12に接続される。

【0051】図10は、第3の実施形態に係るメモリセル部における半導体記憶装置の断面図を示す。図10に示すように、第3の実施形態に係るメモリセル部10は、ビット線11と書き込みワード線12との間にTMR素子13が配置されている。つまり、このTMR素子13の磁化固着層27は書き込みワード線12に接続され、磁気記録層26はビット線11に接続される。そして、ビット線11と離間して、読み出しワード線22が配置される。

【0052】このような構造では、読み出しワード線2 2と書き込みワード線12の2本を用いて選択セルに情報が書き込まれ、ビット線11と読み出しワード線22 の2本を用いて選択セルの情報が読み出される。このように、読み出し線と書き込み線のうち1本だけを共通にして、合計3本の配線でセルにアクセスする。

【0053】尚、第3の実施形態では、第1の実施形態と同様に、"0"データを保持するTMR素子31a、31bと、"1"データを保持するTMR素子32a、32bとを複数個組み合わせることにより、式(1)の関係を満たすリファレンスセル部30の抵抗R。を作り出すことができる。また、第1の実施形態と同様に、リファレンスセル部30のTMR素子31a、31b、32a、32bのビット線11に接する面積S」は、メモ50 リセル部10のTMR素子13のビット線11に接する

面積S2と同じである。

【0054】上記第3の実施形態によれば、第1の実施 形態と同様の効果を得ることができる。

【0055】さらに、スイッチング素子を用いないた め、スイッチング素子を用いた場合よりも1ビット当た りのセル面積を縮小できる。

【0056】[第4の実施形態]第4の実施形態は、1 ピットのメモリセル部が1 TMR素子+1 MOSトラン ジスタで構成され、リファレンスセル部が(1TMR索 子+1MOSトランジスタ)×2で構成される例であ る。この第4の実施形態では、上記第1の実施形態と同 様の構造については説明を省略し、異なる構造について のみ説明する。

【0057】図11は、本発明の第4の実施形態に係る 半導体記憶装置の回路図を示す。図11に示すように、 第4の実施形態に係る半導体記憶装置において、1ビッ ト当たりのメモリセル部10は、TMR素子13とMO Sトランジスタ20とを備える。このメモリセル部10 のTMR素子13に書き込まれた情報を判定するリファ とのペアを2組備える。つまり、リファレンスセル部3 0は、"0"データを保持する第1のTMR素子31と MOSトランジスタ33とからなる第1のペアと、

"1"データを保持する第2のTMR素子32とMOS トランジスタ34とからなる第2のペアとを有する。

【0058】図12は、本発明の第4の実施形態に係る 半導体記憶装置の回路バターン図を示す。図12に示す ように、リファレンスセル部30において、MOSトラ ンジスタ33と第2のTMR素子32とを配線50で接米

 $R_r = R_0 / 2 + R_1 / 2 = (R_0 + R_1) / 2 \cdots (4)$

このようにして、リファレンスセル部30では、"0" データを保持する第1のTMR素子31の抵抗R。と、 "1" データを保持する第2 TMR素子32の抵抗R1 との中間値となる抵抗R、が作り出され、この抵抗R、 が"1"、"0"判定の基準値とされる。

【0063】図14は、第4の実施形態に係る半導体記 憶装置の概略的な平面図を示す。上述するように、第4 の実施形態におけるリファレンスセル部30の各TMR **素子の抵抗は、第1の実施形態におけるリファレンスセ** ル部30の各TMR素子の抵抗の1/2にする必要があ る。従って、図14に示すように、リファレンスセル部 30のTMR素子31、32のピット線11に接する面 積S。は、図2に示すTMR素子の面積S」の2倍にす ればよい。言い換えると、TMR素子の面積S。は、メ モリセル部10のTMR素子13のビット線11に接す る面積S2の2倍にすればよい。尚、データの書き込み ・読み出しを確実に行うためには、TMR素子の面積S 。を大きくするにしたがって、リファレンスセル部30 のビット線11の幅も太くするとよい。

【0064】上記第4の実施形態によれば、第1の実施 50 タを保持する第1のTMR素子31とダイオード42と

* 続する。これにより、メモリセル部10及びリファレン スセル部30におけるTMR素子13、31、32及び MOSトランジスタ20、33、34を同じパターンで 配置できる。

【0059】図13は、第4の実施形態に係るメモリセ ル部及びリファレンスセル部の概略的な回路図を示す。 図13に示すように、第4の実施形態に係るリファレン スセル部30では、"0"データを保持する第1のTM R素子31と、"1"データを保持する第2のTMR素 10 子32とが、MOSトランジスタ (図示せず) を介して 直列に接続される。尚、図13では、TMR素子31、 32と対になって配置されるMOSトランジスタ33、 34は省略する。

【0060】このような第4の実施形態の場合、第1の 実施形態と比べて、リファレンスセル部30のTMR素 子の数が1/2となっている。そこで、第1の実施形態 のように式(1)の関係を満たすリファレンスセル部3 0を作り出すためには、第1の実施形態におけるリファ レンスセル部30の各TMR素子の抵抗と比べて、第4 レンスセル部30は、TMR素子とMOSトランジスタ 20 の実施形態におけるリファレンスセル部30の各TMR 素子の抵抗を1/2にする必要がある。

> 【0061】従って、第1、第2のTMR素子31、3 2の全体の抵抗値をR,、"0"データを保持する第1 のTMR素子31の抵抗値をR。/2、"1"データを 保持する第2のTMR素子32の抵抗値をR, /2とす る。これにより、第4の実施形態におけるリファレンス セル部30の全体の抵抗R,は、式(4)の関係を満た

[0062]

形態と同様の効果を得ることができる。

【0065】さらに、リファレンスセル部30のTMR 素子及びMOSトランジスタの数を減らすことができる ため、チップ面積に対するリファレンスセル部30の専 有面積を縮小できる。

【0066】[第5の実施形態]第5の実施形態は、1 ビットのメモリセル部が1 TMR 素子+1 ダイオードで 構成され、リファレンスセル部が(1TMR素子+1ダ イオード)×2で構成される例である。この第5の実施 形態では、上記第4の実施形態と同様の構造については 説明を省略し、異なる構造についてのみ説明する。

【0067】図15は、本発明の第5の実施形態に係る 半導体記憶装置の回路図を示す。図15に示すように、 第5の実施形態に係る半導体記憶装置において、1ビッ ト当たりのメモリセル部10は、TMR素子13とダイ オード41とを備える。とのメモリセル部10のTMR 素子13に書き込まれた情報を判定するリファレンスセ ル部30は、TMR素子とダイオードとのペアを2組備 える。つまり、リファレンスセル部30は、"0"デー からなる第1のペアと、"1"データを保持する第2の TMR素子32とダイオード43とからなる第2のペア とを有する。

【0068】図16は、本発明の第5の実施形態に係る 半導体配憶装置の回路パターン図を示す。図16に示す ように、リファレンスセル部30において、ダイオード 42と第2のTMR素子32とを配線50で接続する。 これにより、メモリセル部10及びリファレンスセル部 30におけるTMR素子13、31、32及びダイオー ド41、42、43を同じパターンで配置できる。

【0069】尚、第5の実施形態では、第4の実施形態と同様に、リファレンスセル部30のTMR素子31、32のピット線11に接する面積S。を、メモリセル部10のTMR素子13のピット線11に接する面積S2の2倍にし、TMR素子31、32の抵抗を下げている。これにより、"0"データを保持するTMR素子31と"1"データを保持するTMR素子32とで、式(4)の関係を満たすリファレンスセル部30の抵抗Rェを作り出すことができる。

【0070】上記第5の実施形態によれば、第4の実施 20 形態と同様の効果を得ることができる。

【0071】さらに、スイッチング素子としてダイオード41を用いているため、上記第4の実施形態よりも1ビット当たりのセル面積をさらに縮小できる。

【0072】[第6の実施形態]第6の実施形態は、第5の実施形態におけるダイオードを用いない構造の例である。この第6の実施形態では、上記第5の実施形態と同様の構造については説明を省略し、異なる構造についてのみ説明する。

【0073】図17は、本発明の第6の実施形態に係る 30 半導体記憶装置の回路図を示す。図17に示すように、第6の実施形態に係る半導体記憶装置において、1ビット当たりのメモリセル部10は、TMR素子13のみを備える。このメモリセル部10のTMR素子13に書き込まれた情報を判定するリファレンスセル部30は、TMR素子を2組備える。つまり、リファレンスセル部30は、"0"データを保持する第1のTMR素子31と、"1"データを保持する第2のTMR素子32とを有する。

【0074】図18は、本発明の第6の実施形態に係る 40 を示す回路図。 半導体記憶装置の回路パターン図を示す。図18に示す ように、リファレンスセル部30において、第1のTM 半導体記憶装置 R素子31と第2のTMR素子32とを配線50で接続 【図9】本発明する。これにより、メモリセル部10及びリファレンス セル部30におけるTMR素子13、31、32を同じ 【図10】本多パターンで配置できる。 の半導体記憶数

【0075】尚、第6の実施形態では、第4の実施形態と同様に、リファレンスセル部30のTMR素子31、32のビット線11に接する面積S。を、メモリセル部10のTMR素子13のビット線11に接する面積S。

の2倍にし、TMR素子31、32の抵抗を下げている。これにより、"0"データを保持するTMR素子31と"1"データを保持するTMR素子32とで、式

14

(4)の関係を満たすリファレンスセル部30の抵抗R , を作り出すことができる。

【0076】上記第6の実施形態によれば、第4の実施 形態と同様の効果を得ることができる。

【0077】さらに、スイッチング素子を用いないため、スイッチング素子を用いた場合よりも1ビット当たりのセル面積を縮小できる。

【0078】その他、本発明は、上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、種々に変形することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。

[0079]

【発明の効果】以上説明したように本発明によれば、リファレンスセル部の抵抗値のばらつきを抑制することが 可能な半導体記憶装置を提供できる。

【図面の簡単な説明】

【図1】本発明の第1の実施形態に係る半導体記憶装置 を示す回路図。

【図2】本発明の第1の実施形態に係る半導体記憶装置 を示す概略的な平面図。

【図3】図2のIII-III線に沿ったメモリセル部における半導体記憶装置を示す断面図。

【図4】本発明の第1の実施形態に係るメモリセル部及 びリファレンスセル部を示す概略的な回路図。

【図5】本発明の第1の実施形態に係るリファレンスセルの抵抗ばらつきとMR比との関係を示す図。

【図6】本発明の第1の実施形態に係るメモリセル部及 びリファレンスセル部を示す他の概略的な回路図。

【図7】本発明の第2の実施形態に係る半導体記憶装置を示す回路図。

【図8】本発明の第2の実施形態に係るメモリセル部の 半導体記憶装置を示す断面図。

【図9】本発明の第3の実施形態に係る半導体記憶装置を示す回路図。

【図10】本発明の第3の実施形態に係るメモリセル部 の半導体記憶装置を示す断面図。

【図11】本発明の第4の実施形態に係る半導体記憶装置を示す回路図。

【図12】本発明の第4の実施形態に係る半導体記憶装 50 置を示す回路パターン図。 【図13】本発明の第4の実施形態に係るメモリセル部 及びリファレンスセル部を示す概略的な回路図。

【図14】本発明の第4の実施形態に係る半導体記憶装置を示す (根略的な平面図。

【図15】本発明の第5の実施形態に係る半導体記憶装置を示す回路図。

【図16】本発明の第5の実施形態に係る半導体記憶装置を示す回路パターン図。

【図17】本発明の第6の実施形態に係る半導体記憶装置を示す回路図。

【図18】本発明の第6の実施形態に係る半導体記憶装置を示す回路パターン図。

【符号の説明】

10…1ビット当たりのエメモリセル部、

11…ピット線、

12…書き込みワード線、

13…TMR累子、

14…下部電極、

15…第3のコンタクト層、

16…第2の配線層、

17…第2のコンタクト層、

*18…第1の配線層、

19…第1のコンタクト層、

20、33、33a、33b、34、34a、34b… MOSトランジスタ、

16

21…ソース・ドレイン拡散層、

22…読み出しワード線、

26…磁気記録層、

27…磁化固着層、

28…トンネル障壁層、

10 23…選択ロウ、

24…選択カラム、

25…比較回路、

30…リファレンスセル部、

31、31a、31b… "0" データを保持するTMR 素子.


32、32a、32b… "1" データを保持するTMR 素子、

41、42、42a、42b、43、43a、43b… ダイオード、


20 44…ワード線、


* 50…配線。


[図1]




[図2]












【図15】



【図17】



【図16】



【図18】

